逻辑综合

概述

逻辑综合是将电路的行为级描述,特别是RTL级描述转化成为门级表达的过程。例如VHDL、Verilog综合就属于逻辑综合。

2百科释义

逻辑综合是将电路的行为级描述,特别是RTL级描述转化成为门级表达的过程。例如VHDL、Verilog综合就属于逻辑综合。

9词语组词

相关词条

本词条最后更新于 2026-06-30 05:38:25